Habemus CPU RISC 8 bit approved

Por fin he terminado la tarea de Arquitectura de Computadores 1, y hemos aprobado. Como hicimos 2 tareas simultaneamente voy a publicar para su completo uso la que hice! Esta tarea si bien esta probada, no esta completamente probada!
Para utilizarla tienen que tener instalado el software Max+ Plus de Atlera.
El archivo principal es el cpu_ram.gdf. Tampoco es un diseño sencillo, si bien intente seguir los lineamientos de la construcción de las CPU RISC, se puede simplificar ampliamente! Pero para entender como funciona, creo que esta bastante clara.

Para acceder al archivo, bajenlo de aca: http://elkpichico.googlepages.com/resources

Procesador RISC prehistorico...

Hace unas semanas estoy haciendo una tarea para la Facultad que consiste en hacer un CPU RISC de 8 bits, sin manejo de interrupciones y que contiene un set reducido de instrucciones. Me he dado cuenta la dificultad de realizar tal tarea! Y veo lo increíble de las empresas como AMD, Intel, Sun, etc hacen para fabricar estos amiguitos!
En principio se necesita diseñar:

• Una ALU.
• Un Banco de Registros.
• Una Unidad de Control.

Y enumero por dificultad (mas difícil - menos difícil) su diseño

• Unidad de Control
• ALU
• Banco de Registros

Sin duda la tarea más titánica es hacer la UC. Se necesita un basto conocimiento y tiempo para poder hacerla eficiente y sobre todo funcional. En nuestro caso (la tarea es grupal) utilizamos lógica cableada para hacer este componente, y la mayoría de los RISC también.
Básicamente la UC es una maquina de estados, que ejecuta el ciclo de instrucciones de una CPU. El ciclo de instrucciones es la secuencia de pasos para poder ejecutar una cierta instrucción, esta misma consta de los siguientes pasos:

• Fetch
• Decode
• Read
• Execute
• Write

La implementación de la UC debe de considerar cada macro estado antes mencionado y poder interpretar una cierta instrucción de acuerdo a su contenido.

Continuara en otra entrega ...